PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-056677

(43) Date of publication of application: 18.05.1981

(51)Int.CI.

H01L 29/78 G11C 11/40

H01L 27/10

(21) Application number: 54-132059

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

13.10.1979

(72)Inventor: AOYAMA MASAHARU


KAI SHUNICHI

YONEZAWA TOSHIO

(54) SEMICONDUCTOR MEMORY DEVICE

::12 ::23

(57) Abstract:



PURPOSE: To lower the gate voltage being applied at writing-in and elimination of data are performed by a method wherein the 2nd gate region for which SiC is used is provided on the surface of the 1st gate region which constitutes a memory device and is formed of an SiO2 film. CONSTITUTION: A p+ type source region 2 and a drain region 3 are formed diffusively on an n type Si substrate 1 by using an SiO2 film and the like as a mask and a thick field SiO2 film is spread over the whole surface. Next, the part of the film 9 corresponding to the regions where the gate electrode 6 and source and drain electrodes 7 and 8 are to be formed is removed and there a thin SiO2 film 11 for the 1st gate is grown. After that, on the film 11 between the regions 2 and 3 the 2nd SiC film 10 is formed and, while the film 11 on the regions 2 and 3 is removed, the film 10 is packed by the film 11 formed monolithically,

and on the surface thereof is formed the gate electrode 6. Then, the source electrode 7 and the drain electrode 8 are provided on the exposed regions 2 and 3 respectively, and thus even under a low voltage, the generation of a tunnel effect and the like becomes possible.

(1) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭56—56677

Int. Cl.3	
H 01 L	29/78
G 11 C	11/40
H 01 L	27/10

識別記号

101

庁内整理番号 7514-5F 7010-5B

7210-5F

43公開 昭和56年(1981)5月18日

発明の数 1 審査請求 未請求

(全 4 頁)

9半導体記憶装置

②特

22出

願 昭54-132059

願 昭54(1979)10月13日

@発 明 者 青山正治

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス

タエ場内

⑩発 明 者 開俊一

川崎市幸区堀川町72番地東京芝浦電気株式会社堀川町工場内

加発 明 者 米沢敏夫

川崎市幸区堀川町72番地東京芝浦電気株式会社堀川町工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦 外2名

明 細 智

1. 発明の名称

半導体記憶裝置

2. 特許請求の範囲

- (1) 1 導電型の半導体基体と、この半導体基体の表面領域に設けられる半導体基体とは逆導電型のソース、ドレイン領域と、上記半導体基体表面に設けられシリコン酸化膜からなる第1のゲート領域と、この第1のゲート領域と面に設けられシリコンカーペイドからなる第2のゲート領域とを具備してなることを特徴とする半導体配像装置。
- (2) 前配第2のゲート領域には窒素あるいは 酸素のうち少なくとも一方がドープされてなる 特許請求の範囲第1項記載の半導体記憶装置。 3.発明の詳細な説明

との発明は2重絶最層の境界付近のトラップ を利用してデータの記憶を行なう半導体記憶機 個に関する。

"1"レベル、"0"レベルのアークを電気的に書き込み

および商去することができる不揮発性メモリと して用いられる FET 化データを書き込む方法 としては、ゲート電極と基板との間に電圧を印 加し、トンネル効果によつて基板中のキャリア にメリアをつき抜けさせて低 エネルヤー層にト ラップさせる方法と、ソース、ドレイン間に高 電圧を印加してキャリアをア ペランシェにより 高エネルヤー状態にして、ペリアを乗り越えさ せる方法との2つに大別される。そして上記前 者のトンネル効果を利用した FET は、主にシ リコン鬼化漢(8igN4)あるいはアルミナ順 · (AL20g)と、薄いシリコン酸化膜(8i0g)とか らなる2重絶緑膜の境界付近にあるトラップを 利用するものであり、後者のアペランシェ効果 を利用した PET は、電荷を審積するための低 エネルヤー層としてシリコン酸化痰中に埋め込 まれたフローティングゲートとしての多結品シ リコンを利用するものが代表的である。両者を 比較すると電気的商去の容易さの点と、高集機 度化の点からトンネル効果を利用した FET の

2 ,

特開昭56- 56677(2)

方が使れている。

第1図は上記トンオル効果を利用したトンネ ル効果型の従来の FET の構成を示す断面図で ある。図においでュ型のシリコンからなる基板 1.の表面領域には所定間隔を保つて p+ 型シリ コンからなるソース、ドレイン各領域8,8が 拡散形成される。さらに上記基板1の表面には シリコン酸化膜により構成される極めて薄いか ート酸化膜∢が形成され、さらにとのゲート酸 化膜 4 表面には絶縁膜 5 が形成される。そして 上記絶縁渡ると接するように A8でなるゲート **電極 6 、上記ソース領域 2 と接するように A.8.** でなるソース電板、上記ドレイン領域まと接す /字伽λ るように Ad でなるドレイン 電低 8 それぞれが 配線形成される。なお凶において9はフィールド 酸化膜である。ととで上配絶縁度ををシリコン窒 化膜としたものがいわゆる MNO8(Metal Nitride Oxide

3

圧を印加しなければ Vth を変化させるととができない。

このように従来のFETではかなり高いゲート 電圧を印加しないとデータの書き込みおよび消 去が行なえないという欠点が存在した。

との発明は上記のような事情を考慮してをされたもので、その目的はトンネル効果あるいはアイタンシェ効果を利用してデータの書き込みおよび消去を行なう際のゲート電圧を、従来よりも低くすることができる半導体配慮装置を提供することにある。

以下、図面を参照してこの発明の一実施例を 説明する。この発明に係る半導体記憶装置では 前記第1図に示す PETの絶録膜 5 をシリコンカ ーペイド (SIC) で構成したものである。第3図 は前記第1図に示す PETにかいて絶録膜 5 をシ リコンカーペイドで構成した場合の、ゲート電 E Veとしきい値電圧 Vth との関係を表わしたも のである。第3図から明らかなように Veが±10 V未満で Vth を変化させることができる。この Semiconductor)であり、さらにアルミナ膜としたものがいわゆる MAOS (Motal Alumina Oxide Semiconductor)である。

とのような構成の FETにおいて、いまゲート 電極6に正の電圧を印加すると、基板1の伝導 帯に存在する電子がトンネル効果によつてゲー ト酸化膜 4 を通過し、上配絶線膜 δ 中のトラッ プに捕獲される。との結果、との FETのしきい 値電圧 Vta は正の方向にシフトする。逆に負の 電圧をゲート電極 6 に印加すると、正孔につい ても電子と同様に上記のような過程を経て絶縁 膜5中のトラップに捕獲され、との結果、Vtb は負の方向化シフトする。ととで従来のFET化 おけるゲート電圧 Veとしきい値電圧 Vib との関 係を示すと第2図のようになる。第2図におい て曲線イは FETが MAOS の場合、曲線ロは FET が MNOS の場合をそれぞれ示す。 図から明らか なように MAOS の Vtb は正の範囲内で変化し、 MNOS の Vth は負の範囲内で変化するが、MAOS, MNOS 両者は通常士20V以上の高いゲート電

4

結果、従来よりも低いゲート電圧でデータの普 き込みおよび消去を行なりととが可能である。 これはシリコンカーペイドが縄子および正孔を 良好にトラップするという要因から生ずるもの と思われる。さらに餌3図から明らかなように Vibの変化範囲が正負両範囲にわたつており、 Vo=0 を境にして Vth の変化曲線はほぼ対称で あるため、データ読み取り時にゲート電極に覚 圧を印加する必要がないという効果もある。す なわち従来の MNOS , MAOS では、そのしきい 値電圧が前配第2図で示す変化曲線における最 大、最小の2つのしきい値電圧の中間にくるよ うなゲート電圧 Veを印加した状態で、 FETのオ ン・オフを判定するのに対し、との発明におけ る PETでは Vo=0 の状態でオンあるいはオフさ せることが可能である。以上のような特性はシ リコンカーペイドからたる絶象膜とゲート酸化 膜との境界固近傍のトラップレベルの性質に影 夢されるものであるが、シリコンカーパイド自 体が半導体性質を有しているととに関連してい

5

特開昭56- 56677(3)

ると考えられる。

またさらにシリコンカーパイドからなる絶縁 膜に窒素や酸素をドープすることによつて、こ の絶縁膜の耐圧や絶縁性をより向上させること も可能である。

一方シリコンカーパイドからなる絶縁膜の形成に関しては、従来、通常の気相成長法による生成に多少の困難を伴なつたが、高周波プラズマ放電を利用したスパッタリングあるいは気相度長法により、組成を制御して形成することが現在可能となつている。以下、その製造方法の1 例を顧を追つて説明する。

① 方位(100)、比抵抗3~5(Qcm)のn型シリコン基板の表面を無酸化し、この後ソース、ドレイン領域形成予定部分の酸化膜をエッチングして開孔する。

② ソース、ドレイン領域形成予定部分の開 孔部分から第出している基板表面を低温酸化し ポロンイオンの打ち込みを行なう。

③ ソース、ドレイン領域の拡散を行なり。

7

される。

なお上配実施例ではトンネル効果型の FETに ついて説明したが、とれと全く同様の構成でア **パランシ 効果によつて電子あるいは正孔をト** ヲップ内に送り込むとともできる。すなわち、 ゲート電極を接地電位に接続し、ソース領域を よびドレイン領域に負の電圧を印加すると、ソ ース領域およびドレイン領域の近傍でアペラン シェ注入が起こり、同時にチャンネルの中央部 **でトンネル効果が生じ、電子がトラップに送り** 込まれる。トンオル効果のみを利用した場合ゲ ート電圧を正負に反転させる必要があるが、上 記ア、ペランシェ注入を用いた場合はその必要は ない。またアペランシェを起とすの化必要な電 圧は高くなるが、第4図に示すようにシリコン カーパイド膜10をゲート酸化膜11中に埋め 込むフローティングゲート構成としても良い。 そしてとの場合はゲート歌化膜11の製造上の アージンや絶縁耐圧の向上が図れる。

以上、説明したようにとの発明によれば、シ

② ゲート領域形成予定部分のシリコン酸化膜を選択除去し、その後基板を乾燥した酸素ガス中で800℃ に加熱して50~100(2)程度の厚みのゲート酸化膜を形成する。

5 高周波プラズマスペッタリングによりシリコンカーパイドからなる絶級膜を上記ゲート酸化膜表面上に100000程度の厚みにデポジションし、その後窒素ガス中で500℃、10分間アニールする。

⑤ ゲート領域以外の部分のシリコンカーパイドを選択的に除去する。

の コンタクホールを開孔する。

8 A 2 を全面 蒸着し、その後 パターニング する。

⑨ 450℃で30分間アニールする。

② ペッシペーション膜をCVD法により全面 被着し、メンテイング領域部分のみをエッチン ク除去する。

上記①ないし①の工程によつて、シリコンカーペイドをゲート領域の一部とする FETが製造

8


リコン酸化膜からなる第1のゲート領域表面に シリコンカーパイドからなる第2のゲート領域 を設けたことによりデータの書き込みおよび消 去を行なり際のゲート電圧を従来よりも低くす ることができる半導体配憶装置を提供すること ができる。


4. 図面の簡単な説明


第1図は従来のPETの構成を示す断面図、第2図は上記従来のPETを説明するための特性曲線図、第3図はこの発明の一実施例によるPETを説明するための特性曲線図、第4図はこの発明の他の実施例を示す断面図である。

出顧人代理人 弁理士 鈐 江 武 彦

特開昭56- 56677(4)







第 4 図

